Partagez sur
STAGE Intégration d’une pile réseau TCP/UDP dans un BSP FPGA pour SDAccel (H/F)
Date de mise à jour de l’offre
ENYX :
Enyx est une société internationale de technologie spécialisée dans la conception et la commercialisation de solutions accélérées à base des dernières technologies FPGA.
Nos équipes développent des produits de pointe pour le secteur de la finance de marchés, des télécommunications et des réseaux.
En rejoignant Enyx, vous intégrerez une entreprise internationale en pleine croissance et collaborerez avec des équipes internationales, multidisciplinaires et passionnées ! Vous participerez à la création de produits utilisés partout dans le monde et vous évoluerez dans un environnement hautement technique et agile basé sur de l’intégration continue.
Description de la mission
Le stage consiste à intégrer nos Intellectual Properties (IP) Cores TCP et UDP dans SDAccel pour permettre à des ingénieurs software d’accélérer ces fonctionnalités sur FPGA de manière transparente.
Au sein de l’équipe Technology & Design Services, le stagiaire aura les missions suivantes :
1. Compréhension du fonctionnement global et de l’interfaçage des IP Cores FPGA TCP/UDP Enyx
2. Prise en main de l’outil SDAccel
3. Intégration des IP Cores TCP/UDP :
o Choix d’une plateforme FPGA ayant un Board Support Package (BSP) pour SDAccel
o Modification du BSP en y intégrant les IP Cores TCP/UDP
o Modification des drivers afin de permettre aux IP Cores TCP/UDP de communiquer avec les couches software
4. Mise en place d’une application de démonstration sur la plateforme sélectionnée
Au sein de l’équipe Technology & Design Services, le stagiaire aura les missions suivantes :
1. Compréhension du fonctionnement global et de l’interfaçage des IP Cores FPGA TCP/UDP Enyx
2. Prise en main de l’outil SDAccel
3. Intégration des IP Cores TCP/UDP :
o Choix d’une plateforme FPGA ayant un Board Support Package (BSP) pour SDAccel
o Modification du BSP en y intégrant les IP Cores TCP/UDP
o Modification des drivers afin de permettre aux IP Cores TCP/UDP de communiquer avec les couches software
4. Mise en place d’une application de démonstration sur la plateforme sélectionnée
Profil recherché
Nous recherchons un étudiant passionné, capable de travailler en autonomie dans de petites équipes sur des sujets hautement techniques. Il est préférable de maîtriser le flot de conception FPGA (Développement en VHDL, simulation et synthèse) ainsi que le développement en C bas niveau. L’étudiant doit pouvoir montrer qu’il a développé durant ses études des projets portant sur les technologies FPGA alliant développement hardware et software.
Niveau de qualification requis
Bac + 4/5 et +
Les offres de stage ou de contrat sont définies par les recruteurs eux-mêmes.
En sa qualité d’hébergeur dans le cadre du dispositif des « 100 000 stages », la Région Île-de-France est soumise à un régime de responsabilité atténuée prévu aux articles 6.I.2 et suivants de la loi n°2204-575 du 21 juin 2004 sur la confiance dans l’économie numérique.
La Région Île-de-France ne saurait être tenue responsable du contenu des offres.
Néanmoins, si vous détectez une offre frauduleuse, abusive ou discriminatoire vous pouvez la signaler
en cliquant sur ce lien.
-
EmployeurENYX
-
Secteur d’activité de la structureEmploi - Economie - Innovation - Numérique
-
Effectif de la structureDe 21 à 50 salariés
-
Type de stage ou contratStage pour lycéens et étudiants en formation initiale
-
Date prévisionnelle de démarrage
-
Durée du stage ou contratPlus de 4 mois et jusqu'à 6 mois
-
Le stage est-il rémunéré ?Oui
-
Niveau de qualification requis
Bac + 4/5 et + -
Lieu du stage8 rue greneta
75003 Paris -
Accès et transportsMétro Réaumur Sébastopol